深圳市水星电子有限公司

Alliance存储器AS4C32M16D2A-25BCN

特征
JEDEC标准兼容
•JEDEC标准为1.8V的I / O（sstl_18-compatible）
•电源VDD和VDDQ = +1.8 V±0.1v
•操作温度：TC = 0 ~ 95°C
•支持JEDEC时钟抖动规格
完全同步操作
•快速时钟速率：333 / 400 / 533mhz
•差分时钟，CK和CK #
•双向单/差数据选通
- DQS和DQS #
•4内部银行的并发操作
•4位预取架构
内部管道架构
•预充电和有功断电
•可编程模式和扩展模式寄存器
•CAS延迟发布#添加剂（Al）：0，1，2，3，4，5，6
•写入延迟=读取延迟1 TCK
突发长度：4或8
突发类型：顺序/交错
dll启用/禁用
•片外驱动程序（OCD）
阻抗调整
可调数据输出驱动强度
•终结（ODT）
•RoHS
•自动刷新和自我刷新
•8192刷新周期/ 64ms
平均刷新周期
7.8μ的@ 0℃≦TC≦+ 85℃
3.9μ的@ + 85℃＜TC≦+ 95℃
•84球FBGA 8x12.5x1.2mm（）
无铅无卤
概述
这是一个高速as4c32m16d2a-25bcn
CMOS双数据速率两（DDR2），
同步动态随机存取存储器
（SDRAM）在一个16位宽的数据包含512 MB
输入/输出操作系统。它内部配置为一个四行
DRAM，4银行X 8mb地址x 16的I / O
该装置的设计符合DDR2 DRAM
如在CAS #附加延迟的关键特征，
写延迟=读取延迟- 1，片外驱动器（OCD）
阻抗调整和终结（ODT）。
所有的控制和地址输入
与外部提供的一对同步
差分时钟。输入被锁存在交叉点
差分时钟（CK和CK #上升下降）
所有的I / OS是同步的一对双向
频闪灯（DQS和DQS #）在源同步
时尚。地址总线用于传送行，
柱，在RAS #银行地址信息
中国科学院#复用方式。访问开始于
注册银行激活命令，然后它是
其次是读写命令。读和写
访问的DDR2 SDRAM是4或8爆裂
面向；在选定的位置开始访问
在一个程序的位置继续
编程序列。操作四内存
银行在交错的方式允许随机访问
操作发生率高于可能
标准的DRAM。自动预充电功能可能是
启用提供一个自定时行预充电
在突发序列结束时发起的。顺序
和无缝数据速率可能取决于突发
长度，CAS延迟和速度等级的设备。