深圳市水星电子有限公司

FPGA - 现场可编程门阵列 FPGA - Cyclone I 291 LABs 65 IOs

功能
描述
旋风放大器设备包含一个二维行和列为基础
实现自定义逻辑的体系结构。列和行互连
不同速度之间的信号互连实验室和
嵌入式内存块。
逻辑阵列由实验室，在每个实验室10 LES是一个
提供用户逻辑有效实现的小逻辑单元
功能.实验室分为行和列跨设备。
旋风装置范围在2910到20060。
M4K RAM块是4K位真正的双端口内存块
内存加奇偶校验（4608位）。这些块提供专用的真
双端口，简单的双端口，或单端口存储器多达36位宽
高达250兆赫。这些块被分为跨设备的列
在某些实验室之间。Cyclone器件提供60至288比特之间
嵌入式RAM。
每个旋风设备I/O引脚是由I/O单元（IOE）位于
设备外围的行和列的结束。I / O
引脚支持各种单端和差分I / O标准，如
66 -和33兆赫，64 -和32位PCI标准和LVDS I / O
标准高达640 Mbps。每个IOE包含一个双向I/O缓冲区
和三寄存器注册输入，输出和输出使能
信号.两用DQS，DQ，和DM引脚随着延迟链
（用于相位校准DDR信号）提供接口支持
外部存储设备如DDR SDRAM和FCRAM器件
高达133兆赫（266 Mbps）。
Cyclone器件提供了一个全局时钟网络和两个锁相环。这个
时钟网络由八个时钟线驱动
整个设备。时钟网络可以提供
装置内的所有资源的钟，如IOEs，法国，和记忆
阻碍.时钟线也可用于控制信号。旋风
PLL提供了通用的时钟和时钟乘法
相移以及外部输出高速差分输入输出
支持
逻辑阵列
阻碍
每个实验室由10个LES，LE进位链，实验室控制信号，当地
互连，查找表（LUT）链，寄存器链连接
线.本地互连传输信号之间的LES在相同的
LUT链连接转移一个LE的LUT输出到
邻LE为快速顺序LUT连接在同一实验室。
寄存器链连接转移一个LE寄存器的输出到
邻乐的登记在Quartus II编译的地方®实验室。
实验室或相邻实验室内的相关逻辑，允许使用本地，
表链和性能和区域的寄存器链连接
效率。图2 - 2气旋实验室的详细信息
实验室的互连
实验室本地互连可以驱动LEs在同一个实验室的实验室
本地互连是由列和行互连和LE驱动
输出同一实验室内相邻的实验室，锁相环，和M4K RAM
从左和右的块也可以驱动实验室的本地互连
通过直接链路连接。直接链路连接特征
尽量减少行和列互连的使用，提供更高
实验室控制信号
每个实验室包含专用的逻辑驱动控制信号，其LES。
控制信号包括两个时钟，两个时钟使
异步清零，同步清零，异步预置/负载，
同步负载，加/减控制信号。这给出了一个
多10个控制信号。虽然同步负载和
当执行计数器时通常使用清晰的信号，它们可以
也可用于其他功能。
每个实验室可以使用两个时钟和两个时钟使能信号。每个实验室的
时钟和时钟使能信号连接。例如，任何在
特别是实验室使用的labclk1信号也将使用labclkena1。如果
该实验室使用的时钟的上升沿和下降沿，它也同时使用
实验室宽时钟信号。解除报警的时钟使能信号将关闭
实验室宽时钟。
每个实验室可以使用两个异步清除信号和异步
负载/预置信号。异步负载作为预置时
异步加载数据输入绑高。